

This is to certify that the following application annexed hereto is a true copy from the records of the Korean Intellectual Property Office.

출원 번호

10-2002-0019394

REC'D 28 APR 2003

PCT

WIPO

Application Number

2002년 04월 10일

출 원 년 월 일 Date of Application

APR 10, 2002

출 Applicated 인 :

주식회사 하이닉스반도체 Hynix Semiconductor Inc.

Applicant(s)

2003

__ O₄

₃₁ 10

일

특

허

청

COMMISSIONER



PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)


【첨부서류】

출력 일자: 2003/4/17

【서지사항】

【서류명】 특허출원서 【권리구분】 특허 【수신처】 특허청장 【참조번호】 0002 【제출일자】 2002.04.10 【발명의 명칭】 비사각형의 메모리 뱅크를 갖는 반도체메모리장치 【발명의 영문명칭】 Memory device with non-quadrangular memory bank 【출원인】 【명칭】 주식회사 하이닉스반도체 [출원인코드] 1-1998-004569-8 【대리인】 【명칭】 특허법인 신성 【대리인코드】 9-2000-100004-8 【지정된변리사】 변리사 정지원, 변리사 원석희, 변리사 박해천 【포괄위임등록번호】 2000-049307-2 【발명자】 【성명의 국문표기】 전준현 【성명의 영문표기】 CHUN, Jun Hyun 【주민등록번호】 660519-1812419 【우편번호】 361-300 【주소】 충청북도 청주시 흥덕구 봉명동 90-8 삼정아파트 5-304 【국적】 KR 【취지】 특허법 제42조의 규정에 의하여 위와 같이 출원합니다. 대 리인 특허법인 신 성 (인) [수수료] 【기본출원료】 14 면 29,000 원 【가산출원료】 0 면 0 원 【우선권주장료】 0 건 0 원 【심사청구료】 0 항 0 원 [합계] 29,000 원

1. 요약서·명세서(도면)_1통



[요약서]

[요약]


본 발명은 하이 테크롤러지의 개발없이 보다 더 집적화된 메모리장치를 규격화된 패키지 사이즈내에 구현하므로써 저비용으로 고집적, 고효율을 가지는 메모리장치를 제 공하데 그 목적이 있는 것으로, 이를 위한 본 발명은, 평면적으로 칩의 단축을 3등분하고 장축을 6등분하여 균등하게 3 ×6 영역으로 구분되고, 그 중 16개의 영역에 메모리 블록이 배치되고 2개의 영역에 컨트롤블록이 배치되며, 4개의 영역의 메모리블록이 하나의 뱅크를 구성하되 하나의 뱅크 영역은 비 사각형의 형태를 갖는 것을 특징으로 하는 반도체 메모리 장치를 제공한다.

【대표도】

도 3

【색인어】

메모리장치, 어레이, 패드, 비사각형, X-디코더, Y-디코더,



【명세서】

【발명의 명칭】

비사각형의 메모리 뱅크를 갖는 반도체메모리장치{Memory device with non-quadrangular memory bank}

【도면의 간단한 설명】

도1은 통상적인 메모리 장치의 뱅크 구성를 보여주는 개략도, 도2는 종래의 메모리 장치의 문제점을 보여주는 개략도, 도3은 본 발명에 따른 반도체장치의 구성을 보여주는 개략도, 도4a 및 도4b는 종래기술과 본 발명을 대비하기 위한 개략도, 도5는 본 발명의 다른 실시예를 보여주는 개략도.

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

- 본 발명은 반도체메모리장치에 관한 것으로, 특히 메모리 블록 및 패드/컨트롤블록 의 어레이에 관련된 것이다.
- 잘 알려진 바와 같은 동기식 메모리 장치는 독립적인 데이터 억세스가 가능한 다수
 의 메모리 뱅크로 이루어져 있으며, 통상 4개의 뱅크로 이루어지고, 각각의 메모리 뱅크



는 다시 4개의 메모리 블록으로 분할되는 것이 통상적이다. 여기서 메모리블록이라 함은 동일한 X-디코더와 Y-디코더에 의해 선택되는 다수의 메모리 셀 어레이를 일컫는다.

- 또 도1은 통상적인 메모리 장치의 메모리 블록의 어레이 구조를 보여주는 것으로, 512Mbit 메모리를 일예로써 도시한 것이다.
- ◆ 도1을 참조하면, 메모리 칩(10)은 정사각형 또는 직사형 영역을 갖는 16개의 메모리 블록(MB)을 포함하며, 4개의 메모리 블록이 하나의 뱅크를 이루게 된다. 도1에서 4개의 메모리 뱅크(Bank_0, Bank_1, Bank_2, Bank_3)가 각기 직사각형 또는 정방형의 영역으로 구성되어 있다.
- 각 메모리블록은 32Mbit에 상응하는 다수의 단위셀로 구성되고, 8Mbit에 상응하는 단위 메모리 블록(UMB)이 4개 모여 구성되게 된다. 각 메모리 블록은 어느 하나의 메모 리 셀을 선택하기 위하여 장축(X축) 및 단축(Y축)으로 X-디코더(X-decoder)와 Y-디코더 (Y-decoder)를 하나씩 구비하게 된다.
- 에모리 칩에는 메모리 블록(MB) 이외에도 패드(12) 및 컨트롤 블록(14)을 배치하여야 하는 바, 종래기술에 따른 메모리 칩(10)에서는 도1에 도시된 바와 같이 칩의 장축(X축)을 가로 질러 칩 중앙에 패드(12) 및 컨트롤 블록(14)을 배치하고 있다. 잘 알려진바와 같이 패드(12)는 칩 외부와 신호를 교환하기 위한 것이며, 컨트롤 블록(14)은 칩외부의 신호의 제어에 의해 메모리 셀의 데이터를 입출력하게끔하는 회로들을 의미한다
- 시2 상기한 바와 같이 종래의 메모리 칩은 직사각형 또는 정방형의 메모리 블록 및 메모리 뱅크를 가지게 되는 바, 이러한 구조의 메모리 블록 및 뱅크의 배치는



메모리가 점차 고집적화 되어가고 그에 따라 셀 사이즈가 증가하게 되면서 통상적인 패키지 사이즈로는 패키지 제작이 어려워진다.


도 2는 이러한 문제점을 도시하고 있는 바, JEDEC에서 규정하고 있는 패키지 사이즈 내에 기존보다 집적화가 중대된(예컨대 256M에서 516M로 고집적화될 때) 16개의 메모리 블록(MB)을 배치함에 있어, 16개의 메모리 블록이 패키지 사이즈 내에 구현될 수 없음을 보여준다. 따라서, 규격화된 패키지 내에 상술한 종래기술에 따른 배치 방법으로 칩을 구현하기 위해서는 하이 테크롤러지의 디자인 률을 필요로 하게 된다. 그러나, 0.145/m 이하의 하이 테크롤러지의 개발을 위해서는 많은 비용 및 시간이 소비되게 되고, 이는 적시에 고집적화 메모리 칩을 제공하여야 하는 메모리 제조 회사의 입장에서 큰 문제점이 아닐 수 없다.

【발명이 이루고자 하는 기술적 과제】

본 발명은 하이 테크롤러지의 개발없이 보다 더 집적화된 메모리장치를 규격화된 패키지 사이즈내에 구현하므로써 저비용으로 고집적, 고효율을 가지는 메모리장치를 제 공하데 그 목적이 있다.


【발명의 구성 및 작용】

<15 상기 목적을 달성하기 위하여 본 발명은, 평면적으로 단축을 3등분하고 장축을 6등분하여 균등하게 3 ×6 영역으로 구분되고, 그 중 16개의 영역에 메모리 블록이 배치되




고 2개의 영역에 컨트롤블록이 배치되며, 4개의 영역의 메모리블록이 하나의 뱅크를 구성하되 비 사각형의 형태를 갖는 것을 특징으로 하는 반도체 메모리 장치를 제공한다.

- 이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
- <17> 본 발명의 실시예들은 512Mbit 메모리 장치를 예로써 설명한 것이다.
- <18> 도3은 본 발명에 따른 메모리장치를 보여준다.
- 도3을 참조하면, 본 발명에 따른 반도체메모리장치는 평면상에서 직사각형의 칩 전체영역이 균등하게 3 ×6 영역(18개 영역)으로 구분된다. 16개의 영역에는 각기 메모리 블록이 배치되고, 4개씩의 메모리 블록이 하나의 뱅크를 구성하여 4개의 뱅크로 구성되게 된다. 나머지 두 개의 영역에는 제1 및 제2컨트롤 블록이 배치된다.
- 영역 (1,1), (1,2) (1,3) 및 (2,1)에는 동일한 개수의 메모리 셀을 갖는 32Mbit 메모리블록(MB)이 각기 배치되어 제1 메모리 뱅크(Bank_0)를 구성하게 된다. 따라서, 32MBit 메모리블록(MB)은 각기 사각형의 형태를 가지나 4개의 메모리 블록으로 구성되는 제1 메모리 뱅크(Bank_0)는 종래와 다르게 비사각형의 형상을 가지게 된다.
- 영역 (2,3), (3,1) (3,2) 및 (3,3)에는 각기 동일한 개수의 메모리 셀을 갖는 32MBit 메모리블록(MB)이 배치되어 제2 메모리 뱅크(Bank_1)를 구성하게 된다. 따라서, 32MBit 메모리블록(MB)은 각기 사각형의 형태를 가지나 제2 메모리 뱅크(Bank_1)는 종래와 다르게 비사각형의 형상을 가지게 된다.



- <22> 제1메모라 뱅크와 제2 메모리 뱅크로 둘러싸이는 영역 (2,2)에는 제1 컨트롤블록이 배치된다.
- 영역 (1,4), (1,5) (1,6) 및 (2,4)에는 각기 동일한 개수의 메모리 셀을 갖는 사각형의 32MBit 메모리블록이 배치되어 제3 메모리 뱅크(Bank_2)를 구성하게 된다.
 따라서, 제3 메모리 뱅크는 종래와 다르게 비사각형의 형상을 가지게 된다.
- 영역 (2,6), (3,4) (3,5) 및 (3,6)에는 각기 동일한 개수의 메모리 셀을 갖는 사각형의 32MBit 메모리블록이 배치되어 제4 메모리 뱅크(Bank_1)를 구성하게 된다.
 따라서, 제2 메모리 뱅크 역시 종래와 다르게 비사각형의 형상을 가지게 된다.
- <25> 제3 메모리 뱅크와 제4 메모리 뱅크로 둘러싸이는 영역 (2,5)에는 제2 컨트롤블록이 배치된다.
- <27> 16개의 메모리 블록(MB)은 각기 장축(X축) 및 단축(Y축)으로 X-디코더(X-decoder)
 와 Y-디코더(Y-decoder)를 구비하게 된다.
- 28> 결국, 본 발명의 반도체 메모리 장치는 4개의 메모리 블록(MB)이 하나의 뱅크를 이루지만, 각 뱅크는 그 형상이 비사각형의 형상을 가지고 있으며, 이에 따라 하이 테크롤러지의 개발 없이도, 즉 디자인 룰을 증대시키지 않고 제한된 패키지 사이즈를 만족하게 된다. 도 4a 내지 도 4b는 종래기술과 본 발명을 대비하기 위한 것으로서, 동일 테




크롤러지 하에서 본 발명(도 4b)의 경우 규격화된 패키지 사이즈를 만족하고 있음을 알수 있다.


- 결국, 본 발명은 종래의 정형화된 사각형 형태의 뱅크 구조를 벗어나, 비 사각형의 뱅크 구조를 가짐으로 해서, 규격화된 패키지 사이즈내에 하이 테크롤러지의 개발없이 고집적화 메모리의 구현을 가능하게 하여 준다.
- <30> 도 5는 본 발명의 다른 실시예를 보여주는 것으로, 단축과 장축이 균등하게 3 ×6 영역(18개 영역)으로 구분되어, 16개의 영역에는 각기 메모리 블록이 배치되고, 4개씩의 메모리 블록이 하나의 뱅크를 구성하여 4개의 뱅크로 구성하고 있다.
- 도3의 실시예와 다르게 영역 (2,1)에 제1 컨트롤블록이 배치되고, 영역 (2,6)에 제2컨트롤블록이 배치되며, 나머지영역에는 메모리블록이 배치된다. 메모리 블록은 각기사각형 구조이나 메모리 뱅크는 비사각형 형상을 하고 있다. 본 발명의 다른 실시예 역시 규격화된 패키지 사이즈를 만족하게 된다.
- 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

【발명의 효과】

<33> 본 발명은 종래의 정형화된 사각형 형태의 뱅크 구조를 벗어나, 비 사각형의 뱅크 구조를 가짐으로 해서, 규격화된 패키지 사이즈내에 하이 테크롤러지의 개발없이 고집적



화 메모리의 구현을 가능하게 하여 주므로, 저비용으로 고집적, 고효율의 메모리장치를 구현하는 것이 가능하게 된다.



【특허청구범위】

【청구항 1】


평면적으로 칩의 단축을 3등분하고 장축을 6등분하여 균등하게 3 ×6 영역으로 구 분되고,

그 중 16개의 영역에 메모리 블록이 배치되고 2개의 영역에 컨트롤블록이 배치되며,


4개의 영역의 메모리블록이 하나의 뱅크를 구성하되 하나의 뱅크 영역은 비 사각형의 형태를 갖는 것을 특징으로 하는 반도체 메모리 장치.

【도면】

【도 1】




[도 2]






[도 3]





[도 4a]





【도 4b】

